"三态驱动缓冲电路" -组成原理 为了减轻总线负载,总线上的部件应通过...
发布网友
发布时间：2024-05-14 17:59
共2个回答
热心网友
时间：4小时前
对于总线，往往其上连接多个输入、输出端口，多输入问题不大，多输出就可能存在相互的竞争，导致逻辑混乱。
为解决多输出的竞争问题，有两个思路。其一是采用三态输出驱动，每个时刻最多只有一个输出是高或低的有效电平，其余输出全部是高阻态，这样可以避免逻辑竞争，但必须合理控制各输出驱动器的使能端；其二是采用OC门（集电极开路）或OD门（漏极开路），这两种门电路的特点是只有低电平是有效驱动，高电平需要外部上拉电阻驱动，采用这种结构的好处是不需要控制使能端，而且各输出端中的低电平输出占优势，相当于一个“与门”。
上述两种方案各有优缺点，总体来说，OC门输出的上拉电阻是个问题，阻值太大速度受影响，阻值太小驱动能力又受限制。所以，用三态门相对来说是个更好的方案。
热心网友
时间：4小时前
三态缓冲器（Three-state-buffer），又称为三态门、三态驱动器，其三态输出受到使能输出端的控制，当使能输出有效时，器件实现正常逻辑状态输出（逻辑0、逻辑1），当使能输入无效时，输出处于高阻状态，即等效于与所连的电路断开。
缓冲器是数字元件的其中一种，它对输入值不执行任何运算，其输出值和输入值一样，但它在计算机的设计中有着重要作用。
缓冲器分为两种，常用缓冲器（常规缓冲器）和三态缓冲器。常规缓冲器总是将值直接输出，用在推进电流到高一级的电路系统。三态缓冲器除了常规缓冲器的功能外，还有一个选项卡通输入端，用E表示。当E=0和E=1时有不同的输出值。
缓冲器又可以分为输入缓冲器和输出缓冲器两种。前者的作用是将外设送来的数据暂时存放，以便处理器将它取走；后者的作用是用来暂时存放处理器送往外设的数据。有了数控缓冲器，就可以使高速工作的CPU与慢速工作的外设起协调和缓冲作用，实现数据传送的同步。由于缓冲器接在数据总线上，故必须具有三态输出功能。
当E=1时，选通，其输入直接送到输出；
若E=0，缓冲器被阻止，无论输入什么值，输出的总是高阻态，用Z表示。高阻态能使电流降到足够低，以致于类似缓冲器的输出没有与任何东东相连。
原理图
EDA代码
library ieee;
use IEEE.STD_LOGIC_1164.all;
ENTITY BUF3S IS
PORT (INPUT:IN STD_LOGIC_VECTOR;
ENABLE:IN STD_LOGIC;
OUTPUT:OUT STD_LOGIC_VECTOR);
END BUF3S;
ARCHITECTURE BHV OF BUF3S IS
BEGIN
PROCESS(ENABLE,INPUT)
IF ENABLE='1'THEN OUTPUT<=INPUT;
ELSE OUTPUT<="Z"
END IF;
END PROCESS;
END BHV;
我个人理解应该是在常规缓冲器上加了使能端。
